Method and structure for utilizing a dram array as second level cache memory

Procede et structure permettant d'utiliser un ensemble memoire vive dynamique (dram) comme antememoire de deuxieme niveau

Abstract

A method and structure for using a DRAM memory array (213) as a second level cache memory in a computer system (200). The computer system includes a central processing unit (CPU) (201), a first level SRAM cache memory (202), a CPU bus (204), and a second level cache memory (213) which includes a DRAM array (317) coupled to the CPU bus. In one embodiment, the DRAM array is operated at a higher frequency than the CPU bus clock signal. In another embodiment, a widened data path is provided to the DRAM array. Both embodiments effectively increase the data rate of the DRAM array, thereby providing additional time for precharging the DRAM array. As a result the precharging of the DRAM array is transparent to the CPU bus.
La présente invention concerne un procédé et une structure permettant d'utiliser un ensemble (213) mémoire vive dynamique (DRAM) comme antémémoire de deuxième niveau dans un système informatique (200). Ce système informatique comprend une unité centrale (CPU) (201), une antémémoire vive statique SRAM (202) de premier niveau, un bus (204) d'unité centrale et une antémémoire (213) de deuxième niveau qui comprend un ensemble mémoire vive dynamique DRAM (17) relié au bus de l'unité centrale. Dans un mode de réalisation, l'ensemble mémoire vive dynamique est utilisé à une fréquence plus élevée que le signal d'horloge du bus de l'unité centrale. Dans un autre mode de réalisation, un chemin de données élargi est fourni à l'ensemble mémoire vive dynamique. Ces deux mode de réalisation augmentent de manière efficace le débit de données de l'ensemble mémoire vive dynamique, donnant ainsi un temps supplémentaire pour précharger ce dernier. Il en résulte que la précharge dudit ensemble est transparente pour le bus de l'unité centrale.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (5)

    Publication numberPublication dateAssigneeTitle
    US-4464715-AAugust 07, 1984Daisy Systems CorporationMemory accessing method
    US-5249282-ASeptember 28, 1993Benchmarq Microelectronics, Inc.Integrated cache memory system with primary and secondary cache memories
    US-5265102-ANovember 23, 1993Advantest CorporationTest pattern generator
    US-5293603-AMarch 08, 1994Intel CorporationCache subsystem for microprocessor based computer system with synchronous and asynchronous data path
    US-5463584-AOctober 31, 1995Nec CorporationSemiconductor memory device

NO-Patent Citations (2)

    Title
    INTEGRATED DEVICE TECHNOLOGY, INC., ADVANCE INFORMATION IDT71V432, May 1994, "32Kx32 CacheRAM Pipelined/Flow Through Outputs Burst Counter and Self-Timed Write - For Pentium/PowerPC Processors".
    See also references of EP 0793827A4

Cited By (4)

    Publication numberPublication dateAssigneeTitle
    EP-0969513-A2January 05, 2000Enhanced Memory Systems, Inc.Verbesserte DRAM mit integriertem Logik-Schaltkreis, und Verfahren
    US-6954206-B2October 11, 2005Hitachi, Ltd.Data processor having unified memory architecture using register to optimize memory access
    US-7333116-B2February 19, 2008Renesas Technology CorporationData processor having unified memory architecture using register to optimize memory access
    WO-9813762-A1April 02, 1998Philips Electronics N.V., Philips Norden AbProcessing system and method for reading and restoring information in a ram configuration